Ej Nº 1: Construir una tabla que indique las operaciones a realizar para convertir numeros entre los sistemas de numeracion : BINARIO-OCTAL-DECIMAL-HEXADECIMAL.
Ej Nº2: Completar la siguienjte tabla indicando debajo las operaciones realizadas.
| Binario | Octal | Decimal | Hexadecimal | |
|---|---|---|---|---|
| Binario | 1101,011 | 15,3 | 13,375 | D,6 |
| Octal | 01110010,000000100100 | 72,024 | 58,0388 | 3A,0A |
| Decimal | 1000000000,1 | 1000,2 | 512,25 | 200,4 |
| Hexadecimal | 111111101010,0010 | 5552,10 | 4074,2 | FEA,2 |
Ej Nº3: Buscar y pegar la tabla de codigos ASCII
Ej Nº4: De acuerdo a la tabla de codigos ASCII escribir en hexadecimal y binario "5 ELECTRONICA 2 OTTO KREUSE"
HEXADECIMAL:
35 20 45 76 45 43 54 52 4F 4E 49 43 41 20 32 20 4F 54 54 4F 20 4B 52 41 55 53 45
BINARIO:
110101 100000 1000101 1110110 1000101 1000011 1010100 1010010 1001111 1001110
1001001 1000011 1000001 100000 110010 100000 1001111 1010100 1010100 1001111
100000 1001011 1010010 1000001 1010101 1010011 1000101
Ej Nº5: Para las compuertas AND, NAND, OR, NOR, XOR y XNOR de 2, 3 y 4 entradas dar el simbolo, la funcion y la tabla de verdad.
Operación Y (AND)
Función
Símbolo (2 y 3 entradas)
Tabla de verdad (2 y 3 erntradas)
Operacion ò (Or)
Función
Símbolo (2 y 3entradas)
Tabla de verdad (2 y 3 entradas)
Operacion ò exclusiva (xor)
Función
Símbolo
Tabla de verdad
Compuerta No-Y
(NAND gate)
Simbolo
Tabla de verdad (2 y 3entradas)
(NAND gate)
Simbolo
Tabla de verdad (2 y 3entradas)
operacion NOR
simbolo
tabla de verdad (2 y 3 entradas)
Ej Nº6: Para el inversor dar la funcion el simbolo y la tabla de verdad.
Operación No (not)
(inversa - complemento - negación)
(inversa - complemento - negación)
Símbolo
Tabla de verdad
Ej Nº7: Para los siguientes circuitos dar la funcion y la tabla de verdad.
A)
EJ Nº8: Para las siguientes funciones dar el circuito u la tabla de verdad.
a) F = A'.B + A.B' (or exclusiva)
b) F= (A'.B'+C)+D'
c) F = A.B.C.D+A.B'.C'.D+A.B.C.D'
EJ Nº9: Completar las siguientes identidades, verificar mediante tabla de verdad y dibujar los circuitos.
A+A= A A.A= A
A+A'= 1 A.A'= 0
(A+A)'= A' (A.A)'= A'
A+0= A A.0= 0
A+1= 1 A.1= A
EJ Nº10: Verificar las leyes de morgan mediante tablas de verdad, dibujar los circuitos.
(A+A)'= A'.B'
| A | B | A+B | (A+B)' | A' | B' | A'.B' |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 |
(A.B)'= A'+B'
| A | B | A.B | (A.B)' | A' | B' | A'+B' |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 |
T.P. Nº2
Formas canocicas
Miniterminos y maxterminos
Ej. Nº1:Por un puente angosto circulan tres lineas ferroviarias por razones de seguridad. se debe impedir que circulen dos ferrocarriles adyacentes para eso se ah colocado una señal de detencion en el ferrocarril central. Dibujar un circuito digital que encienda la señal cuando la situacion lo requiera.
Minterminos:
F= A'.B.C+ A.B.C'+A.B.C
Ej Nº2: para las siguientes tablas de verdad dar la funcion por maxterminos y minterminos. Dibujar los circuitos.
| |||||||||||||||||||||||||||||||||||||||||||||||||
Minterminos:
F= A'.B.C+ A.B.C'+A.B.C
a)
| A | B | F | Columna1 |
| 0 | 0 | 1 | A'.B' |
| 0 | 1 | 1 | A'.B' |
| 1 | 0 | 0 | A'+B |
| 1 | 1 | 1 | A.B |
Maxterminos
F = A'+B
minterminos
F= A'.B' + A'.B + A.B
b)
| A | B | C | F | Columna1 |
| 0 | 0 | 0 | 0 | A+B+C |
| 0 | 0 | 1 | 0 | A+B+C' |
| 0 | 1 | 0 | 1 | A'.B.C' |
| 0 | 1 | 1 | 1 | A'.B.C |
| 1 | 0 | 0 | 0 | A'+B+C |
| 1 | 0 | 1 | 1 | A.B'.C |
| 1 | 1 | 0 | 0 | A'+B'+C |
| 1 | 1 | 1 | 1 | A.B.C |
Maxterminos
F= (A+B+C) . (A+B+C') . (A'+B+C) . (A'+B'+C)
minterminos
F= A'.B.C' +A'.B.C + A.B'.C +A.B.C
c)
| A | B | C | D | F | Columna1 |
| 0 | 0 | 0 | 0 | 1 | A'.B'.C'.D' |
| 0 | 0 | 0 | 1 | 1 | A'.B'.C'.D' |
| 0 | 0 | 1 | 0 | 0 | A+B+C'+D |
| 0 | 0 | 1 | 1 | 1 | A'.B'.C.D |
| 0 | 1 | 0 | 0 | 0 | A+B'+C+D |
| 0 | 1 | 0 | 1 | 1 | A'.B.C'.D |
| 0 | 1 | 1 | 0 | 1 | A'.B.C.D' |
| 0 | 1 | 1 | 1 | 1 | A'.B.C.D' |
| 1 | 0 | 0 | 0 | 0 | A'+B+C+D |
| 1 | 0 | 0 | 1 | 0 | A'+B+C+D' |
| 1 | 0 | 1 | 0 | 1 | A.B'.C.B' |
| 1 | 0 | 1 | 1 | 0 | A'+B+C'+D' |
| 1 | 1 | 0 | 0 | 0 | A'+B'+C+D |
| 1 | 1 | 0 | 1 | 1 | A.B.C'.D |
| 1 | 1 | 1 | 0 | 1 | A.B.C.D' |
| 1 | 1 | 1 | 1 | 1 | A.B.C.D' |
Maxterminos
F=
minterminos
F=
Ej Nº3: Construir un circuito que se comporte como una compuerta OR exclusiva usando:
a) solo AND, OR e inversores.
b)solamente compuertas NAND
c) solamentes compuertas NOT
a-.
| A | B | F | Columna1 |
| 0 | 0 | 0 | A+B |
| 0 | 1 | 1 | A'.B |
| 1 | 0 | 1 | A.B' |
| 1 | 1 | 0 | A'+B |
minterminos
F= A'.B+A.B'
maxterminos
b-.
F = ((A'.B+A.B')')' = ((A'.B)' . (A.B')')'
| A | B | A' | B' | A'.B | (A'.B)' | A.B' | (A.B')' | (A'.B)'.(A.B')' | ((A'.B)'.(A.B')')' |
| 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
C-.
F = ( ( (A+B).(A'+B') )' )' = ( (A+B)'+(A'+B')')'
| A | B | A' | B' | A+B | (A+B)' | A'+B' | (A'+B')' | (A+B)'+(A'+B')' | ((A+B)'+(A'+B')')' |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
Ej Nº4: Construir mediante compuertas NAND y OR el circuito del ejercicio Nº1(puente angosto).Efectuar el desarrollo logico.
Ej Nº5: Construir un circuito capas de comparar 2 Nº de un bit con salidas para A>B, A=B y A<B
a) Usando solamente compuertas NAND, OR e inversor
b)Solamente con compuertas NAND.
1) 2) 3)
| A | B | A>B | A=B | A<B | |||
| 0 | 0 | 0 | 1 | 0 | |||
| 0 | 1 | 0 | 0 | 1 | |||
| 1 | 0 | 1 | 0 | 0 | |||
| 1 | 1 | 1 | 1 | 0 |
1) F= (A.B')+A.B
2)F=(A'.B')+A.B
3)F=A'.B
TP Numero 3 : Familias logicas
Circuitos integrados que contienen compuertas
Los CI que contienen compuertas estan encapsulados en DIL (Dual Inline) de 14 pines de forma tal que cuanto mas entradas tengan las compuertas menor sera la cantidad de compuertas incluidas. las patas 7 y 14 se reservan para la alimentacion del circuito integrado.
Escalas de integración
A lo largo del tiempo los fabricantes
de componentes electrónicos han logrado aumentar la cantidad de componentes
construidos por unidad de superficie. Esto se conoce como un aumento de la
escala de integración. Se busco aumentar las escala de integración a fin de
lograr una reducción del peso y el volumen, sobre todo para aplicaciones
militares. Ademas de esta ventaja se lograron circuitos mas confiables con
menor consmo eléctrico, mas fácil de cambiar y con una reducción de costo.
Desde el punto de vista de la densidad de integración fue posible colocar cada
vez mas transistores por m2. Se reconoce las siguientes escalas de integración.
SSI(Small Scale Integration)
Con esta escala se producen circuitos
integrados que contienen funciones lógicas elementales como inversores,con
aproximadamente 100 componentes.
MSI(Medium Scale Integration)
Comprende circuitos de aplicación
general complejos como multiplexores, multiplicadores,etc y contienen entre 100
y 1000 componentes.
LSI(Large Scale Integrated)
Gracias a esta escala de integración
se pudieron lograr circuitos muy complejos como memorias y
microprocesadores.Contiene entre 1000 y 100000 componentes.
VLSI(Very large scale integrated)
Esta tecnología se desarrollo en los
años 80 lograndose C.I con mas de 10 millones de componentes actualmente los
microprocesadores q trabajan en la altura de 64 bits con frecuencias de
funcionamiento de 3 Ghz como en el caso de las series INTEL CORA I7 que posee
alrededor de 700-800 millones de transistores.
Caracteristicas generales de las
compuertas integradas
Las tecnologías mas comunes de la C.I
digitales son la TTL (transistor transistor logic) y CMOS (complementary metal
ouide semiconductor) . En ambas familias se indican en las hojas de datos los
siguientes parámetros.
_Tension de alimentasion y su
tolerancia.
_Temperatura máxima de trabajo.
_FAN OUT (Abanico de salida) que
indica el numero máximo de entradas de compuertas que se puede conectar a una salida de la misma familia.
_Niveles de tensión
°VIL:
Es la tensión máxima de trabajo para un nivel bajo
°VIH:
Mini tensión de entrada para un nivel
alto
°VOL:
Maxima tensión de salida para un nivel bajo
°VOH:
Minima tensión de salida para un nivel alto
Graficos
¬Margen de ruido: indica las variaciones
que se pueden producir a la entrada sin que la salida varie.
¬Tiempo de propagación medio: tiempo
que transcurre desde que se produce un cambio lógico a la entrada hasta que lo
hace la salida.
¬Disipacion de potencia:normalmente
se indica la disipación de potencia por función también se indica el consumo de
coriiente de alimentación y de entrada y salida para los valores lógicos.
Cada una de las familias lógicas
tiene sus ventajas e inconvenientes , por ese motivo en caso se elegira la mas
adecuada al diseño que se valla a desarrollar.
Las características ideales de una
familia lógica integrada son las siguientes:
_Alto grado de integración
_Alta velocidad de propagación
_Minimo consumo
_Maxima inmunidad al ruido y a las
variaciones de temperatura
_Compatibilidad con otras familias
lógicas
_bajo costo de producción
Familia TTL(transistor transisitor
logic)
La familia lógica TTL surgio como el
ultimo desarrollo para crear las funciones lógicas mediante semiconductores,
sus antecedentes son las familias:
*DL
(lógica de diodos)
*RTL
(lógica de diodos y resistores)
*DTL
(lógica de diodos y transistores)
*HTL
(lógica de alto umbral)
*ECL
(lógica de acomplamiento por emisor)
En estas familias lógicas las
compuertas están construidas mediante resistores, diodos y transistores
bipolares, por lo que esta famila posee las características generales de estos
últimos . Con esta tecnología se fabrica además de compuertas otros circuitos
de mayor complejidad hasta la escala MSI,como decodificadores
,contadores,multiplicadores.
La familia TTL comprende varias
series que han sido desorrolladas progresivamente para mejorar alguna de las
características de la familia estándar.
La familia TTL estándar conocida como
serie 74 secaracteriza
Tension de alimentación 5v 10% (4,5-5,5)
Tmperatura de trabajo 0-70
FAN OUT: 10
Niveles de tensión margen de ruido 0,4v
VIL : 0,8v
VIH : 2v tiempo de propagación
VOL : 0,4 disipacion de
potencia:10mw
VOH : 2,4
La serie 54 presenta prácticamente las mismas características y se
diferencia fundamentalmente la temperatura de trabajo comprendida entre -55°c y
125°c.
Con el fin de mejorar los tiempos de conmutación y la disipación de
potencia a partir de la serie se desarrollaron las siguientes series : 64/74L
(low power) obtienen menor consumo pero el tiempo de propagación es de 33ns.
54/74s (SHOHKY): esta serie incorpora
diodos SHOHKY lo que mejora el tiempo de propagación a 3 ns con una disipación
de potencia de 20mw.
54/74 LS (low power SHOHKY)
Tiempo
de propagación 2ns
Potencia
por función 10mw
54/74 ALS (advanced low power
SCHOHKY)
Potencia
disipada por compuerta 1mw
Tiempo
de propagación 4ns
54/74 AS(Advanced SCHOHKY)
Esta serie llego a tiempos de
propagación de 1,5ns con una disipación de potencia de 7 mw como es lógico en
los circuitos integrados formados por muchas compuertas, las potencias
disipadas y los tiempos de propagación son mayores ya que se van acumulando los
de las funciones básicas que los conformas.
54/74 C (CMOS)
Esta serie es compatible físicamente
(fin afin) con la TTL y no es eléctricamente compatible con ella, su tensión de
alimentación es de 5v.
54/74 HCT (High Speed Cmos compatible
TTL)
Tiene las mismas características de
la serie HC y es eléctricamente compatible con la TTL.
Las series mas modernas de CMOS son:
54/74 AC
La tensión de alimentación esta
comprendida entre 3 y 6v lo que la hace compatible con la HC.
54/74 ACT : Se alimenta con 5v porque
puede sustituir a toda la serie 54/74 HCT y a toda la familia TTL. Potencia por función 1nw.Tiempo de
propagación 3 ns.
TP Nº 4 Simplificacion de funciones logicas
1) Para los diagramas de Karnough de 2, 3, 4variables indicar la posicion de los minterminos y maxterminos.
2) Pasar las siguientes tablas a diagramas de karnough (sin simplificar
3)
4)
5) Construir un circuito lo mas simplificado posible capaz de mostrar en un display de 7 segmentos los numeros del 0 al 9 ingresados en binario. Las combinaciones correspondientes a los numeros 10-15 nunca se haran presentes en la entrada del circuito.
No hay comentarios:
Publicar un comentario